電源の出力電圧を初期化する切り替え可能な負荷

专利摘要:
導電性トランジスタ・スイッチは、電子回路へのリセット・パルスを適用するコレクタを有する。プルアップ抵抗器は、トランジスタ・スイッチのコレクタと前記電子回路に電力を供給するフィルタ・キャパシタ内に生成される電源電圧との間に結合される。正しいリセット動作は、リセット動作の少なくとも一部の間、出力電源電圧が例えば０．２ボルトを超えないよう要求しうる。ユーザは、リセット動作が実行されたとき、出力電源電圧の生成を中止するために電源を直ぐにディスエーブルするリセット・パルスを起動する。抵抗器の値は十分に低く選択され、トランジスタ・スイッチが導通するとき、プルアップ抵抗器を介したフィルタ・キャパシタの放電が高速化され、フィルタ・キャパシタの放電の完了が例えば２秒未満であり、通常動作電圧レベルの５％未満である出力電源電圧の最大レベルを供給するようにする。
公开号:JP2011514098A
申请号:JP2010549621
申请日:2008-12-11
公开日:2011-04-28
发明作者:フィッツジェラルド，ウィリアム，ヴァンセント
申请人:トムソン ライセンシングＴｈｏｍｓｏｎ Ｌｉｃｅｎｓｉｎｇ；
IPC主号:H04N5-63

专利说明:

[0001] 本発明は、初期化装置に電力を供給する電源制御装置に関する。]
背景技術

[0002] 例えばセット・トップ・ボックスのようなテレビジョン・システム内の標準的な電源は、フィルタ・キャパシタ内で出力電源電圧を生成する前置レギュレータを有する。出力電源電圧は、セット・トップ・ボックスの電子回路に電力を供給する。]
[0003] 例えば好ましくない画像の「フリーズ」を生じる電子回路内で生じうる正しくない動作モードから回復するために、ユーザは電子回路を再初期化又はリセットしようとしうる。正しい初期化又はリセット動作は、リセット動作の少なくとも一部の間、出力電源電圧が例えば０．２ボルトを超えないよう要求しうる。これは、電子回路の段の如何なるラッチアップ状態も回避するためである。従って、ユーザはリセット・パルスの生成を開始しうる。リセット動作の実行に加えて、リセット・パルスは、リセット動作中に出力電源電圧の生成を停止する前置レギュレータをディスエーブルする。通常、出力電源電圧は、後置レギュレータの入力端子に電力を供給するために結合され、電子回路が後置レギュレータから直接に電力を供給されるようにする。各後置レギュレータは、通常、低電圧誤動作防止（ｕｎｄｅｒ−ｖｏｌｔａｇｅ ｌｏｃｋ−ｏｕｔ）機能を有する。前置レギュレータがディスエーブルされた直後に、後置レギュレータの出力電源電圧は、低電圧誤動作防止機能により設定された閾レベル、一般的に６又は７ボルトに素早く降下する。後置レギュレータは、閾レベルに達した後に、フィルタ・キャパシタの負荷を減少させる。従って、後置レギュレータの出力電圧が閾レベルに素早く降下するのに続いて、出力電源電圧は速い率で降下し続けることができないだろう。従って、フィルタ・キャパシタが、低電圧誤動作防止機能に関連した低減された負荷により放電したままにされた場合、正しい初期化又はリセット動作の完了、従ってその後の通常動作は、不利なことに過度に延長されるか又は遅延されなければならない。]
発明が解決しようとする課題

[0004] リセット動作を開始した後に通常動作が３秒より長く遅延されることは、ユーザを苛立たせてしまう。更に、ユーザが起動したリセット・パルスを生成する回路は、第２のキャパシタ内に予め蓄積されていた電荷により電力を供給される。第２のキャパシタの電圧が十分高いレベルに維持される時間を延長するために第２のキャパシタに大容量を用いることは、現実的でないだろう。]
[0005] 従って、この理由のためにも、初期化又はリセット動作の迅速な完了が要求されうる。]
課題を解決するための手段

[0006] 本発明の特徴を実施するビデオ機器は、通常動作中に、電源のフィルタ・キャパシタに電荷を満たし、ビデオ機器の電子回路に電力を供給する出力電源電圧を生成する電源を有する。第１のスイッチは、切り替え制御信号を生成する。切り替え制御信号は、ビデオ機器の電子回路に結合され、リセット動作が要求されたときに電子回路内でリセット動作を実行する。制御信号は、制御信号が生じたときに、フィルタ・キャパシタ内に電荷を満たすのを止めるために電源にも印加される。機器は、抵抗器、及び切り替え制御信号に応答してフィルタ・キャパシタに抵抗器を選択的に適用しキャパシタ内に切り替え放電電流を生成する第２のスイッチを有する。抵抗器は十分低い抵抗値を有し、切り替え制御信号の生成に続く２秒間隔の終わりに出力電源電圧を出力電源電圧の通常動作電圧レベルの５％未満に低減する。１０倍の抵抗値では、出力電源電圧は、２秒間隔の終わりに５％のレベルより大きく成っている。]
図面の簡単な説明

[0007] 本発明の実施形態による構成を示す。
本発明の実施形態による構成を示す。
図１Ａ及び１Ｂの構成の動作を説明するために有用な波形を示す。] 図１Ａ
実施例

[0008] 図１Ａは、電源１００及びユーティライゼーション回路又は電子回路１０、例えば「セット・トップ・ボックス」の概略的な部分的なブロック図を示す。電子回路１０は、電源１００により電力を供給される。] 図１Ａ
[0009] 電源１００は、制御部２２を有する従来の前置レギュレータ１５を有する。前置レギュレータ１５は、「ホット」グランドとして表される共通グランド導線ＨＧを基準とする。制御部２２は、パワー・トランジスタ３０のゲート端子３１に、チョッパ・パワー・トランジスタ３０の切り替え動作を制御するゲート駆動信号３１ａを生成する。パワー・トランジスタ３０は、例えばパルス幅変調方式で制御される。制御部２２の回路構成及び動作は従来通りである。従って、特定の回路の詳細は、電源１００の動作及び構造を説明するために必要ないので、簡略化を目的として省略される。]
[0010] トランジスタ３０のドレイン端子３２は、フライバック変圧器３４の１次巻線３３の端子に結合される。端子３２は、フライバック中、パワー・トランジスタ３０がオフに切り替えられたとき、巻線３３と共に共振回路を形成するフライバック・キャパシタ３７にも結合される。端子３２から離れたところにある巻線３３の第２の端子３５は、交流（ＡＣ）幹線電源電圧１７を整流し、調整されていないフィルタリングされた直流（ＤＣ）電圧４１を従来の方法で巻線３３の端子３５に生成するブリッジ整流器３６に結合される。]
[0011] トランジスタ３０の切り替え動作は、変圧器３４の２次巻線３９内にＡＣフライバック電圧３８を生成する。電圧３８は、ショットキー・ダイオード４０で整流される。ダイオード４０は、「コールド」グランドとして表される共通又はグランド端子Ｇに結合されるアノードを有する。グランドＧ及びグランドＨＧは、互いに絶縁されている。ダイオード４０は、巻線３９の端子３９ａに結合されるカソードを有する。]
[0012] 従って、ＤＣ出力電源電圧ＶＯは、キャパシタ２３内の電荷を周期的に満たすことにより、フィルタ・キャパシタ２３の端子に生成される。例えば＋１２ＶのレベルのＤＣ出力電源電圧ＶＯは、示されないＤＣ電源電圧を電子回路１０に電力を供給する後置レギュレータ２１の出力端子２１ａに生成するために後置レギュレータ２１の入力２１ｂに現れる。電圧ＶＯは、抵抗器４２を介して基準ツェナー・ダイオード４３のカソードに結合される。ツェナー・ダイオード４３のアノードは、光結合素子４５の発光ダイオード４４のアノードに結合される。光結合素子４５のトランジスタ４６は、従来の方法で制御部２２に負帰還信号を供給する接合端子４８を介して電荷蓄積キャパシタ４７に結合される。例えば、電圧ＶＯがツェナー・ダイオード４３及びダイオード４４により決定された閾レベルを超えたとき、電流ｉ５４は、ダイオード４４を流れ、示されない光結合動作によりトランジスタ４６内にコレクタ電流を生成する。従って、キャパシタ４７は、負帰還の方法で制御電圧を低減するように端子４８で放電される。従って、トランジスタ３０のデューティ・サイクルは低減される。これにより、電圧ＶＯは低減され、調節が提供される。]
[0013] 図１Ｂは、本願発明の特徴を具現化する、図１Ａの電子回路１０のリセット動作を実行する構成２００を示す。図１Ａ及び１Ｂ内の同様の記号及び番号は同様の項目又は機能を示す。] 図１Ａ 図１Ｂ
[0014] 図１Ｂのユーザにより制御されたパルス生成器５６は、ラッチ５０を有する。ラッチ５０は、エミッタ抵抗器１８５を介して電源電圧＋１２ＶＯ−ＳＢに結合されたエミッタを有するＰＮＰトランジスタ１０４を有する。電源電圧＋１２ＶＯ−ＳＢは、ダイオード５２を介して、図１Ａの電荷蓄積キャパシタ５３に電荷を蓄積することにより電圧ＶＯから生成される。] 図１Ａ 図１Ｂ
[0015] 図１Ｂのトランジスタは、ＮＰＮトランジスタ１０５に交差結合されるので、トランジスタ１０４のベースはトランジスタ１０５のコレクタに結合され、トランジスタ１０５のベースはトランジスタ１０４のコレクタに結合される。トランジスタ１０５は、エミッタ抵抗器１７５を介してグランド端子Ｇに結合されるエミッタを有する。抵抗器１７７は、トランジスタ１０４のベース及びエミッタ端子の間に結合される。] 図１Ｂ
[0016] 電子回路１０内で生じうる正しくない動作モードから回復するために、ユーザは電子回路を再初期化又はリセットしようとしうる。従って、ユーザは、スイッチ４９を手動で閉じることにより、グランド電位Ｇに対してゼロ・ボルトで信号ＰＳ−ＲＥＳＥＴの生成を開始できる。スイッチ４９を閉じる前に、信号ＰＳ−ＲＥＳＥＴは、一対の抵抗器５５及び１７９により形成される分圧器により決定される４ボルトの不活性レベルである。スイッチ４９を閉じることは、キャパシタ１８２及び抵抗器１０２の直列構成を介してラッチ５０の入力端子５１に容量結合される信号ＰＳ−ＲＥＳＥＴに電圧降下の変化を生じる。従って、ベース電流とコレクタ電流がトランジスタ１０４内に生成される。従って、ラッチ５０はトランジスタ１０４及び１０５の両者をオンに切り替え続けるようトリガされる。ラッチ５０がトリガされた後、エミッタ電圧ＶＰ１は、ラッチ５０のトランジスタ１０５のエミッタ及びエミッタ抵抗器１７５の両端に現れる。電圧ＶＰ１は抵抗器１７４を介してトランジスタ・スイッチ１０２のベース電極に結合される。トランジスタ１０２のコレクタは、抵抗器１６３を介してトランジスタ１５５のベースに結合される。]
[0017] 上述のように、巻線３９内のＡＣ電圧３８は、ショットキー・ダイオード４０で整流される。ダイオード４０のカソード電圧Ｖ４０は、図１Ｂの抵抗器１４２を介してダイオード１４５のアノードに結合される。ダイオード１４５のカソードは、フィルタ・キャパシタ１４８と、抵抗器１５３に直列に結合された抵抗器１５２により形成される分圧器との並列構成に結合され、ピーク整流器構成を形成する。比較器トランジスタ１５５のベースは、抵抗器１５２及び１５３の間の接合点に結合される。比較器トランジスタ１５５の閾電圧は、トランジスタ１５５のエミッタに結合されるツェナー・ダイオード１８７の降伏電圧により決定される。ツェナー・ダイオード１８７は、ツェナー・ダイオード１８７を導電状態に維持する抵抗器１８６を介して電源電圧＋１２ＶＯ−ＳＢに結合される。] 図１Ｂ
[0018] 通常動作では、電圧ＶＰ１はゼロ・ボルトであり、ＡＣ電圧３８は通常動作範囲内である。従って、ピーク整流された電圧Ｖ４０は、比較器トランジスタ１５５を非導通にするレベルでトランジスタ１５５のベース電圧を生成する。しかしながら、電圧ＶＰ１が生成されるとき、導電状態のトランジスタ１０２は、トランジスタ１５５をオンに切り替えるトランジスタ１５５のベース電圧を低下させる。トランジスタ１５５をオンに切り替えることは、トランジスタ１５５内にコレクタ電流ｉ１５５を生成する。電流ｉ１５５は、一部が、トランジスタ１６８をオンに切り替えるためにトランジスタ１６８のベースに結合される。電流ｉ１５５の別の一部は、トランジスタ１６８のベース・エミッタ接合と並列に結合される抵抗器１０１内を流れる。トランジスタ１６８のベース電極は、グランド端子Ｇに結合される。]
[0019] トランジスタ１６８が電流ｉ１５５によりオンに切り替えられるとき、コレクタ電圧Ｖ１６８は、トランジスタ１６８の飽和電圧に等しくなる。電圧Ｖ１６８は、抵抗器１０４を介して結合され、信号ＥＰＦを生じさせる。信号ＥＰＦは、電子回路１０のリセット端子ＲＥＳＥＴに結合される。従って、リセット動作は電子回路１０内で実行される。]
[0020] トランジスタ・スイッチ１６８のコレクタ端子は、プルアップ抵抗器１６９を介してキャパシタ２３に結合される。]
[0021] 電圧ＶＰ１は、抵抗器１６１、抵抗器１４４、ダイオード５４及び光結合素子４５のダイオード４４の直列結合構成を介して結合される。また、フィルタ・キャパシタ１７３は、グランドＧと接合端子１６１ａとの間、抵抗器１６１と１４４との間に結合される。従って、制御部２２の図１Ａの帰還端子４８に結合されたキャパシタ４７は、放電される。制御部２２の端子４８の電圧降下は、電圧ＶＰ１が生成されるときに生じ、トランジスタ３０がオンに切り替えられるのを防ぐ。従って、キャパシタ２３内の電荷は、電圧ＶＰ１が生成されない限り、満たされないだろう。結果として、前置レギュレータ１５がディスエーブルされる。] 図１Ａ
[0022] 図２の（Ａ）乃至（Ｃ）は、図１Ａの電源１００及び図１Ｂの構成２００の動作を説明するために有用な波形を示す。] 図１Ａ 図１Ｂ 図２
[0023] 図１Ａ、１Ｂ、図２の（Ａ）乃至（Ｃ）内の同様の記号及び番号は同様の項目又は機能を示す。] 図１Ａ 図２
[0024] 図２の（Ａ）は、（Ｂ）の抵抗器１６９のために選択された値が２２０００オームのときに、（Ｃ）の信号ＥＰＦの前縁ＬＥの後に、出力電源電圧ＶＯが時間に応じて減少する様子を示している。これに対して、図２の（Ｂ）は、（Ｂ）の抵抗器１６９のために選択された値が２２０オームのときに、時間ｔ０で（Ｃ）の信号ＥＰＦの前縁ＬＥの後に、出力電源電圧ＶＯが時間に応じて減少する様子を示している。] 図２
[0025] 最初に、図２の（Ｃ）の信号ＥＰＦの前縁ＬＥの後、図１Ａの前置レギュレータ１５をディスエーブルにすると、後置レギュレータ２１はキャパシタ２３に大きな負荷をかけ、第１のレートでキャパシタ２３を放電するようにする。従って、図２の（Ａ）及び（Ｂ）にそれぞれ示されるように、出力電源電圧ＶＯは、時間ｔ０の近傍で迅速に降下する。しかしながら、電源電圧ＶＯの降下が、図１Ａの後置レギュレータ２１の示されない従来の低電圧誤動作防止機能により設定された６ボルトの閾レベルに達すると、後置レギュレータ２１はキャパシタ２３に対して非常に軽い負荷を形成する。] 図１Ａ 図２
[0026] 結果として、キャパシタ２３の放電レートは、第１のレートに対して低減される。]
[0027] 例えば幹線電源電圧１７の損失の結果として電圧ＶＯが降下するとき、ダイオード５２はキャパシタ２３からキャパシタ５３を絶縁する。従って、上述のように電圧ＶＯが迅速に降下した後、それにも関わらず、電源電圧＋１２ＶＯ−ＳＢは有限の間隔に維持され、よって図１Ｂのラッチ５０及びツェナー・ダイオード１８７に電力を供給する。従って、図１Ａのキャパシタ５３は、電圧ＶＰ１を生成するために、トランジスタ１６８を導通状態に維持するために、及び制御部２２をディスエーブルするために、少なくともリセット動作が完了するまで十分に充電されたままである。] 図１Ａ 図１Ｂ
[0028] 正しい初期化又はリセット動作は、リセット動作中、出力電源電圧が例えば０．２ボルトを超えないよう要求しうる。これは、電子回路１０の段の如何なるラッチアップ状態も回避するために要求されうる。キャパシタ２３の遅い放電は、正しい初期化又はリセット動作の完了を有意に遅延又は延長させうる。]
[0029] 例えば３秒より長く通常動作が遅延されることは、ユーザを苛立たせてしまう。更に、ユーザが起動したパルス電圧ＶＰ１を生成する電圧図１Ｂのパルス生成器５６は、キャパシタ５３内に予め蓄積された電荷により電力を供給される。] 図１Ｂ
[0030] しかしながら、キャパシタ５３の大きさは、通常、パルス生成器５６に僅か３秒だけ電力を供給する値に制限される。]
[0031] 本発明の特徴を実施するとき、抵抗器１６９の値は、フィルタ・キャパシタ２３が重い負荷をかけられるように十分低く選択される。従って、有利なことに、トランジスタ・スイッチ１６８が導通しているとき、抵抗器１６９を介したフィルタ・キャパシタ２３の放電は、２秒未満から電圧ＶＯの通常動作電圧レベルの５％未満でキャパシタ２３を放電するために高速化される。図２の（Ｂ）は、（Ｃ）の前縁ＬＥから２秒間隔の終わりである時間ｔ１で、電圧ＶＯが０．２Ｖであることを示している。有利なことに、０．２Ｖの電圧ＶＯは、正しいリセット動作のための電圧要件を満たす。また、有利なことに、通常動作では、トランジスタ・スイッチ１６８が非導通のとき、抵抗器１６９は、通常動作でフィルタ・キャパシタ２３に対して無視できる負荷しか形成しない。] 図２
[0032] 対照的に、図２の（Ａ）に示したように、抵抗器１６９の値が１０倍大きいとき、２秒間隔の終わりの電圧ＶＯの電圧レベルは、電圧ＶＯの通常動作レベルの５％より大きい。従って、図１Ｂの抵抗器１６９のために選択された値が２２００オームだった場合、図２の（Ａ）の電圧ＶＯは、（Ｃ）の前縁ＬＥから２秒間隔の終わりである時間ｔ１で、１Ｖである。１Ｖの電圧ＶＯは、１２Ｖである電圧ＶＯの通常動作レベルの５％よりも大きい。従って、１Ｖのレベルは、正しいリセット動作ｎための最大電圧要件を満たさない。 通常動作中、スイッチ４９が開のとき、図１ＡのＡＣ電圧３８は通常動作レベルであり、信号ＥＰＦは不活性レベルである。しかしながら、電力損失又は電圧低下の結果として、ＡＣ電圧１７の振幅は要求されるよりも小さくなり、ピーク整流電圧Ｖ４０はトランジスタ１５５を非導通に維持するのに十分なレベルで図１Ｂのトランジスタ１５５のベース電圧をもはや生成しない。キャパシタ１４８の放電に関連する時定数は、約２０ミリ秒である図１ＡのＡＣ電圧１７の周期よりも小さい。従って、ＡＣ電圧１７の振幅が通常動作範囲よりも小さくなった直ぐ後に、図１Ｂのトランジスタ１６８はオンに切り替わり信号ＥＰＦを生成する。従って、有利なことに、信号ＥＰＦは早期電力障害警告を提供する。] 図１Ａ 図１Ｂ 図２
[0033] 早期電力障害信号ＥＰＦは、出力電源電圧ＶＯが電圧ＶＯの通常動作範囲外に降下するずっと前に、図１ＡのＡＣ幹線電源電圧１７の中段又は電源異常を示す。早期電力障害信号ＥＰＦは、良く知られた方法で、電子回路１０の示されないマイクロプロセッサでパワー・ダウン手順を開始しうる。従って、有利なことに、図１Ｂのトランジスタ１６８は、ユーザの開始したリセット動作のための正しいリセット動作及び電子回路１０のシャット・ダウン動作の両方を提供する。
［関連出願の相互参照］
本出願は、２００８年３月３日に出願された米国仮出願番号６１／０６７９０２号に基づく優先権を主張する。] 図１Ａ 図１Ｂ

权利要求:

請求項1
ビデオ機器の電子回路内でリセット動作を実行する方法であって：電源のフィルタ・キャパシタ内に電荷を満たし、通常動作中に前記電子回路に電力を供給する出力電源電圧を生じる段階；前記リセット動作が要求されたときを示す切り替え制御信号を生成する段階；前記切り替え制御信号を前記電子回路のリセット入力に印加し、前記リセット動作を実行する段階；前記切り替え制御信号に応答して、前記フィルタ・キャパシタ内に前記電荷を満たすのを阻止する段階；及び前記切り替え制御信号に応答して、切り替え動作により、前記フィルタ・キャパシタに抵抗器を選択的に適用し、前記キャパシタ内に切り替え放電電流を生成する段階；を有し、前記抵抗器は、前記切り替え制御信号の生成に続く２秒間隔の終わりに、前記出力電源電圧を前記出力電源電圧の通常動作電圧レベルの５％未満に低減するのに十分低い抵抗値を有し、１０倍大きい抵抗値では、前記出力電源電圧は、前記２秒間隔の前記終わりで５％のレベルより大きい、ことを特徴とする方法。
請求項2
前記ユーティライゼーション回路はセット・トップ・ボックスに含まれる、ことを特徴とする請求項１記載の方法。
請求項3
ビデオ機器であって：電源のフィルタ・キャパシタ内に電荷を満たし、通常動作中に前記ビデオ機器の前記電子回路に電力を供給する出力電源電圧を生じる該電源；制御信号は前記制御信号が生じたときに前記フィルタ・キャパシタ内の前記電荷を満たすのを止めるために前記電源にも印加され、前記ビデオ機器の電子回路に結合されリセット動作が要求されたときに前記電子回路内でリセット動作を実行する該切り替え制御信号を生成する第１のスイッチ；抵抗器；及び前記切り替え制御信号に応答して、前記フィルタ・キャパシタに抵抗器を選択的に適用し、前記キャパシタ内に切り替え放電電流を生成する第２のスイッチ；を有し、前記抵抗器は、前記切り替え制御信号の生成に続く２秒間隔の終わりに、前記出力電源電圧を前記出力電源電圧の通常動作電圧レベルの５％未満に低減するのに十分低い抵抗値を有し、１０倍大きい抵抗値では、前記出力電源電圧は、前記２秒間隔の前記終わりで５％のレベルより大きい、ことを特徴とするビデオ機器。
請求項4
前記抵抗値は、前記出力電源電圧を前記２秒間隔の終わりに２分の１のボルトより少なく低減するよう選択される、ことを特徴とする請求項３に記載の機器。
請求項5
前記第２のスイッチは、トランジスタを有し、前記抵抗器は該トランジスタのプルアップ抵抗器を有する、ことを特徴とする請求項３に記載の機器。
請求項6
前記電源に電力を供給する入力電源電圧源；を更に有し、前記スイッチは、早期電力障害信号を生成するために該入力電源電圧にも応答する、ことを特徴とする請求項３に記載の機器。
請求項7
前記早期電力障害信号は、前記第２のスイッチと前記抵抗器との間の接合端子に生成される、ことを特徴とする請求項５に記載の機器。
請求項8
前記制御信号は、前記電子回路内で前記リセット動作を実行するために前記第２のスイッチを介して前記ビデオ機器の前記電子回路に結合される、ことを特徴とする請求項３に記載の機器。
請求項9
前記電源に電力を供給する入力電源電圧源；を更に有し、前記第２のスイッチは、早期電力障害信号を生成するために該入力電源電圧にも応答する、ことを特徴とする請求項８に記載の機器。